[서울=뉴시스]오동현 기자 = IBM이 1나노미터 이하(sub-1nm) 공정을 적용한 세계 최초의 반도체 기술을 공개했다.

26일 IBM에 따르면 이번 기술은 0.7나노미터(7옹스트롬) 노드를 기반으로 한 새로운 트랜지스터 구조를 적용한 것으로, 손톱 크기 면적에 약 1000억 개에 가까운 트랜지스터를 집적했다. 이는 2021년 발표된 2나노미터 칩 대비 거의 두 배 수준의 집적도다.

IBM은 해당 칩이 자사 2나노 공정 칩 대비 최대 50% 더 높은 성능 또는 최대 70% 더 높은 에너지 효율을 제공할 것으로 예상된다고 밝혔다. 생성형 인공지능(AI), 클라우드 인프라, 차세대 전자기기 등에서 연산 성능을 크게 높일 기반이 될 것으로 회사 측은 보고 있다.

핵심은 IBM이 새로 개발한 3차원 '나노스택(nanostack)' 설계다. 업계 최초로 알려진 3차원 나노시트 기반 구조로, 트랜지스터를 수직으로 적층하고 어긋나게 배치해 동일 면적에서 더 많은 트랜지스터를 구현한다. 각 적층 층에 서로 다른 소재를 적용해 소자별 성능과 전력 효율을 독립적으로 최적화할 수 있다는 것이 IBM의 설명이다.

제이 감베타 IBM 리서치 총괄사장 겸 IBM 펠로우는 "이번 기술은 나노미터 단위를 넘어 원자 규모로 확장되는 컴퓨팅의 전환점을 보여준다"며 "나노스택은 단순히 트랜지스터를 더 작게 만드는 데 그치지 않고, 칩을 구축하는 방식을 새롭게 정의해 성능과 에너지 효율을 크게 향상시킨다"고 말했다.

반도체 회로·공정 분야 국제 학회인 VLSI 2026에서 발표된 연구에서는 나노스택 기반 설계가 SRAM에서 약 40% 수준의 추가 집적도 향상을 구현하는 것으로 나타났다. IBM은 이 기술을 통해 향후 최소 10년 이상 반도체 미세화가 이어질 것으로 전망했다.

IBM과 협력사들은 미국 뉴욕 올버니 연구시설에서 관련 연구를 수행하고 있으며, 이곳에는 ASML이 개발한 고개구율 극자외선(High NA EUV) 노광 장비가 도입될 예정이다. IBM은 1나노 이하 공정에 나노스택 기술이 가장 먼저 적용될 것으로 보고, 이르면 향후 5년 내 상용화 가능성이 있는 것으로 전망했다.

◎공감언론 뉴시스 [email protected]

Copyright © NEWSIS.COM, 무단 전재 및 재배포 금지